CPU 的工做原理是什么？

文章比力长，不外我相信是值得花时间旁观的，必然能看到别处看不到的常识，能对 CPU 有更为深切的理解。第一部门是弥补布景常识的综述部门，我相信就算是外行耐下心来看也是能够读懂的；文章的第二部门深度会有增加，下面为第二部门的目次，有根底常识的建议间接跳到后面去阅读。

1，为什么 MOSFET 是 逻辑电路的最根本单位，为什么电路最根本的逻辑是‘非’，以及为什么逻辑是“与非’ ‘或非’而不是 ‘ 与’ ‘或‘2，把‘电子’ 拆进盒子里的各类贮存单位：register（俗称存放器，L0 cache），cache（SRAM），DRAM（俗称内存）， & Flash Drive （俗称‘闪存’）3，TDP，主频，超频及其相关

欢送各人斧正错误！我会及时矫正的。

若是各人还有感兴趣的话题鄙人方留言即可，答主必然会认实回复的， 谢谢撑持！！！

1 大致感触感染一下 CPU 是什么家用电脑里的 Intel ， AMD 处置器手机里，高通的骁龙处置器，三星的 Exynos，华为的 麒麟，千元机的 MTK；苹果的 A 12。商用电脑 Intel 至强（在文中那个不展开）Major parts of a CPU

上图中，你能够看到，CPU 里有两部门：

一部门叫做 Control Unit，负责控造。好比计数器，指令存放，等等。一部门叫做 Logic Unit，负责运算。好比加法器，累加器，等等。有些也会把 ‘ 数据总线’ 归于逻辑运算单位里。其实 CPU里还有存储单位等其他单位，好比 L1，L2，L3 Cache 等等。

输入设备就是 鼠标，键盘，触控板，触摸屏等， 用户通过那些工具对电脑停止输入指令，CPU识别指令后停止运算，停止输出，一般输出给了屏幕。 在那里举一个例子：用户通过触摸屏，敌手机停止操做，好比说点击播放音乐，CPU领受到指令后，号令 DAC 解码，扬声器领受到音频信号停止播放，屏幕显示歌词。

CPU 就类似于一个办理者，他不去做 ‘苦力’ 活，让更专业的人去做更专业的事。如许就能更大程度上的进步了 整个系统的效率。CPU 固然叫做 中央处置器，所以它不单单是处置，而是对一些更根本的处置器停止控造：

‘苦力活‘指的是 CPU 并没有驱动大电流的才能，好比安拆好‘驱动软件‘之后，CPU就能够和显示屏上的处置器就行沟通，显示屏上的处置器再来控造显示屏的‘驱动电路’ （Driver），驱动电路驱动显示屏显示图案。在工业上，苦力活用 PLC[1]来控造。一般的，PLC 会遭到更上层 CPU 的控造。

更为专业的工做指的是：好比图形处置会交给 GPU [2]来做；音频的解码交给‘声卡’ [3]AD/DA； 更为高级的音频处置，好比说‘降噪耳机’ 就需要一种叫做 DSP[4]停止处置；在为复杂一些的处置，好比说苹果条记本上的触摸板会有一个专门识别触摸的芯片，叫 单片机[5]。新的 MAC PRO 参加了 FPGA [6]视频剪辑卡，能够做到 3条8K 视频同时剪辑。

（1.1版本弥补内容，等有空后会后续弥补）

computer architecture 计算机的架构[7]（ISA）是一个十分广泛的概念：

Instruction set architecture 指令集架构（ISA）[8]（精简指令集，复杂指令集）microarchitecture 微架构 [9]（ 好比 L123 cache）2 CPU 的定名---通俗易懂，贸易目标

最简单的例子就是苹果的 A（APPLE） 系列处置器，手机上用的就是 A10，A12；iPad上用的就是 A12X[10]；手表上用的就是 S（Syetem in Package SiP）等等[11]

Intel 的略微复杂一点，看下图[12]：

文中大量引用了 Intel core i9-9900K 的原因不是因为我收了因特尔的钱，而是因为它的相关信息比力全，比力容易拿过来讲解。Brand -- 商标Brand modifier， 产物型号，好比i3, i5, i7, i9Gen Indicator, 产物代，好比2019年是第九代产物，2020岁首年月就会更新第十代产物。那个代不只代表了它的造程工艺，也代表了它的架构SKU， 那个若是是小白就间接理解为越大越好。好比我能够负责任的告诉你，9980XE[13]，性能上是要比 9900K 要好良多的Suffix，后缀，那里一般都是标明 芯片能否可以超频，电压是标压仍是低压3 CPU 的外形，接口，封拆[14] 3.1 封拆

整个芯片其实十分十分小，我们外界能看到的产物是对他停止封拆好之后的效果，封拆当然是次要为了庇护芯片，但还有一个很重要的感化就是为了更好的和外界停止沟通（交换信息）。跟着封拆手艺的开展，芯片引脚的密度越来越大，芯片集成水平越来越高。我放几张图，让各人看一下科技的前进把：

最典范的封拆办法：Dual in-line package，DIP（双列曲插封拆）[15]，学过数电的都接触过那种封拆的芯片，那种芯片一般都是 少引脚的。

Dual in-line package，那也是早期的芯片封拆体例

芯片引脚插入电路，和那种封拆配套的手艺叫做：“Through-hole technology“[16]当然那个电路穿孔手艺在集成电路里还有另一层意思，好比 3D NAND RAM 里面的穿层手艺（那个讲到 Flash 的时候会讲）

DIP 封拆是不克不及满足芯片引脚数目标进步的，此时就有了密度更大的封拆体例。PC CPU 里，目前最为复杂的封拆办法就是如许的：i9-9900K FCLGA-1151 (LGA) 封拆办法[17]，每一个金黄色的点，都是 CPU 和外界停止联络的体例，每一个引脚的功用和利用办法能够查 data sheet 。

Intel core i9-9900K FCLGA-1151 (LGA)

跟着系统的设想复杂，之前的封拆构造已经不克不及满足了，于是就有了更为复杂的封拆构造：System on a chip，SoC[18]，Soc 我会鄙人一末节的 芯片构造里面用 A12X [10]做为解释。逃求更高电路密度的办法就是 Package on package ‘叠电路’[19]，但是因为散热问题反而效果其实不出格好，举例就是 iPhone X 的双层电路板构造[20]。而目前逃求电路复杂水平的极致，叫做 System in package， SiP[21]，把整块电路版想法子做到一路，好比 Apple watch 4 的 S4 芯片[22]。

S4 来源 ifixit3.2 总线----CPU 与外部沟通

想要理解CPU是怎么和外界停止沟通的，我们能够查看相对应的 CHIPSET ---Z390[23]来大要感触感染一下：

看图右上角，CPU 与 DDR4 是间接相连图左上角，一共 16条 PCIe，能够分给SSD也能够分给显卡（一般那里分给显卡，SSD接在 Chipset 分出来的24条 PCIe）左上往下看，3个DP口（有一个很有趣的小常识，请问一共有几条PCIe 3.0的线，以及为什么苹果 15 MBP 能分出来四个雷点三？？）DMI 3.0总线，接 Chipset，之后停止细分，好比间接与 Optane 存储相连，==纷歧一解释了。

额外小常识：雷电接口是怎么回事？戳那里[24]雷点三接口的全速半速是怎么回事？[25]

Double Port (DP) uses a PCIe 3.0 ×4 link to provide two Thunderbolt 3 ports (DSL6540, JHL6540, JHL7540)Single Port (SP) uses a PCIe 3.0 ×4 link to provide one Thunderbolt 3 port (DSL6340, JHL6340, JHL7340)Low Power (LP) uses a PCIe 3.0 ×2 link to provide one Thunderbolt 3 port (JHL6240).4 computer architecture 系统架构-----（坑太大先不填了）

4.1 架构到底是什么？[26]复杂指令集（CISC)和精简指令集（RISC）是什么？[27]

4.2 ARM（RISC）省电么？[28][29]

4.3 性能不同大么？[30]

4.4 谁是将来？[31]（强烈保举看 RIO 的答复）

5 芯片构造

设想芯片时会考虑到芯片的用处，按照用处而设想芯片。好比为了主动驾驶，那么必定我们需要更多的神经收集处置 NPU，CPU拔取 Cortex-A72[32][33]。下面我举几个例子，来感触感染一下内部构造的区别。

5.1 ：X86，Intel Coffee Lake[34][35]

那个芯片，就长短常单纯的，性能至上的芯片。

Intel core i9-9900K

若是拿放大镜去看，就能够看到CPU 内部长那个样子，当然图中的颜色都是为了便利各人看清晰是干啥的专门上色的哈。从图中能够看到，芯片中间紫色部门是 8个 CPU核心（俗称8核 i9），8个核心 share 红色的 L3 cache；右边蓝色的是‘核显’ Intel® UHD Graphics 630，System Agent 是负责和外部停止沟通的。为了更便利的理解每一部门是做什么的，请看下面两张图：

注：图中是一个 6核心的展现图

每一个‘core‘内部构造我就不展现了，感兴趣戳那里[36]。

5.2 ARM，A12X bionic[37][38][39]

目前手机市场最强核心 apple A12X，架构ARMv8.3 (ARM)， 造程工艺7nm，那个芯片就是上文所提到的‘高度集成’其他功用的芯片。

在 3.1 章节封拆部门，我说 A12X 是SoC 封拆，在那里我就详细的解释一下：看下图，若是你把那张 A12 X的图 和 9900K 的图停止比照你会发现：图中右侧，系同一共8核CPU（4大Vortex，4小 tempest）；神经收集处置器 NPU 在芯片中间；左上角系统 GPU ==，能够看到，系统左侧右下角，集成了良多良多‘CPU’之外的芯片，好比 ISP image signal Processor，景深 Depth Engine等 ，详情戳引用。[39]

为了比照便利，我把9900K的图拿过来，能够看到，9900K 并没有上图中下面那么多其他的核心。

5.3 FSD Chip（特斯拉主动驾驶芯片）[40]

那个芯片，主动驾驶芯片，看一下内部构造就晓得，2个大大的NPU占据了系统的绝大部门空间，次要就是在算神经收集。

6 芯片消费 6.1 消费工艺 LithographyLithography refers to the semiconductor technology used to manufacture an integrated circuit, and is reported in nanometer(nm), indicative of the size of features built on the semiconductor.

当系统架构，构造确定好了之后，就能够停止消费了。固然我在那里写的，让你觉得可能是设想和消费是独立的两个过程，但其实不是，在芯片设想的第一个环节，翻开芯片设想软件，成立工程的起始，就要选择消费的工艺。在芯片设想之初，我们要选择一个最小尺寸（举个例子），好比 2\lambda = 22 nm ，那么其他所有器件的尺寸都如果那个数的整数倍（一般是偶数倍），好比们宽度是 2\lambda ，好比导线宽度 4\lambda如许。

而人们常说的 7nm工艺指的就是那个2\lambda ，对应在详细的电路图上：

若是是25nm工艺之前。横截面，L 就是我们所说的造程工艺间隔。——Behind the nanoscale process is the true and false: Intel invincible technology failed?22 nm 后 finFET

22nm之前，门是一个2维的门，之后为了更高的效率，需要用 3维 的门，Intel对那个称之为‘FinFET’。那里有个视频，Intel 官方讲解 Tri-gate的详细原理，一看就懂了：Intel 22nm 3D-Tri-Gate-Transistoren[41]，那里还有个文章解释：先辈工艺22nm FDSOI和FinFET简介[42]

再往后，14nm以下，还没有一种同一的计划，各个厂商走的计划都纷歧样（详情能够戳那里），不外能够上两张图[43][44]来感触感染一下：

6.2 工艺详细参数

我相信所有人听到的关于 CPU 最多的描述就是 xx nm 工艺，好比本年最新的就是三星/TSMC的 7nm 工艺造成的的 CPU ，因特尔卡在了 10nm行步不前，但是没有人告诉你，那是因为差别厂商对那个间隔的定义纷歧样所形成的一个庞大误会，不外其实是太专业了，就不详细解释了，简单记住一件事就好 Intel 10nm 等于 TSMC 7nm）[45][46]

那张图是 10nm工艺的三家比照，我们能够看出，Intel 的多项目标都是好于 TSMC 与 Samsung 的我们看目标，号称 7nm的 TSMC 和 Samsung 和 10nm 的 Intel 的目标几乎是差不多的。

为了便利各人理解，放上一张衬着图吧[47]：

WikiChip’s Transistor Diagram (simplified)6.3 光刻印刷

如今更先进的光刻机用的光是‘极紫光 EUV’ （波长 小于 紫光（193nm）），其实光刻印刷是一件十分奇异一的工作，在我看来最诱人的是那两件：

光印原理与流程，电路是怎么一层层的印刷上去的光刻机怎么用波长那么大的光波刻蚀仅仅 7nm 的沟壑的。

把沙子提纯成高精度的 SI die，然后把它切成十分薄的片 wafer，光刻机就一层层的刻，下面我贴一张一个最简单的 Pmos 为底的 CMOS刻蚀过程[48] ：

Simplified process of fabrication of a CMOS inverter on p-type substrate in semiconductor microfabrication.

整张wafer 刻完后长那个样子：

Coffee Lake silicon wafer with 8th generation core 6-core processor dies.（注，图上的颜色不是开打趣加上去的，wafer 刻完之后实的是五彩斑斓的，因为微不雅构造反光）

之后芯片被切下来，然后封拆，就成了我们市道上所见到的芯片了。更详细的过程能够点击那里：[49][50][51]

电路印刷，不是拿个刷子刷上去那么简单，每一层电路，每一层电路要刷N遍，都需要良多 mask，而每一个mask 都十分之贵。如今电路电路越来越复杂，电路从最早的2面印刷（正背面），到如今的 7 层 10层，招致设想与造造的难度与成本随之上升了。（在那里的层是内部构造，不是说苹果 iPhone X 所用的双层电路板，那是两个概念）

6.4 下脚料与成本

看到那里，你会很天然地想到，从圆形的 silicon wafer 上切正方形（长方形），那么边角必定是且不出来的。对，没错，你放大看上面的图就会晓得，几乎是wafer 边上一圈全都是废了的。并且那个问题会跟着我们需要消费的芯片的面积增大而更严峻（里面芯全面积大了，边边废的更多）

所以不是说消费芯片的厂商不想消费更大的芯片，而是说成本会急剧上升，如今那么做是不经济实惠的。

Wafermap showing fully patterned dies, and partially patterned dies which don't fully lie within the wafer.

为什么不克不及消费长方形的 wafer？非要消费圆形的？ 硅提纯的整个流程（Czochralski process）[52]就是会产生圆形的SI晶体，把它切成片就是 wafer。

Crystal of Czochralski grown silicon.

OK。。。必定你想到了，若是 wafer 曲径越大，那么其实有效操纵的面积相对增大了，如今的wafer支流是 300mm，厚度是775um[53]。你是不是觉得十分小？为啥不消费更大曲径的 wafer？？原因是因为用 Czochralski process 来消费 SI 晶体，曲径越大，难度越高，成本已经不是线性增长，而是指数级增长。

Czochralski process

那有没有更好的消费 Si 晶体的办法呢？目前还没有，其他的办法反而成本更高。

芯片财产固然是更高科技，但是它素质仍是‘财产’是以盈利为目标的。芯片造造与设想要考虑的十分重的一部门就是若何削减成本，而上面的晶元的问题只是冰山一角，实正的 cost 的大头底子不是晶元，消费过程中一个 mask 就要 millions $来计算，所有外行觉得买个光刻机再加一个设想团队不就能消费芯片了？？

实的并非，它就算花重金做出来，它没有‘经济利益’，是个赔本赚吆喝的过程。

6.5 芯片的‘体量’ Process variation[54] 以及市场细分

OK，6.4提到了芯片消费商其实是以经济利益为驱动的，但是芯片消费不是消费‘时髦快消品’，不是说要消费出来差别的型号，差别主频，差别缓存的 CPU 来停止‘市场细分’，以抽剥消费者。事实上，芯片都是消费出来之后，按照体量的好坏再停止分类包拆的。好比：

消费一个6核 i7，发现坏了一个核心，那时候就间接屏障掉两个核心酿成 4核i7卖；目标是消费16MiB 的 L3 cache，但是坏了2M，那么就在屏障一点，按 12Mib 来卖；设想主频是 2.6GHz 的，因为‘体量‘欠好，达不到2.6的 就按2.4卖，再欠好的就按2.2来卖。

更详细的请戳那里：同型号同款 CPU 为什么会有「体量」之分？[55]

我还想弥补一下：“wafer 边沿的芯片更容易体量欠好，中心的体量会相对好的比例多一些”，那个是有争议性的。[56][57]不外有一件事就是现代芯片设想过程，考虑到了大量的可能会呈现误差的过程，在设想过程中尽量的制止了。

除了上述市场细分之外，苹果和 Intel 有深度合做的排他协议，能拿到最上乘品量的芯片，其他厂商再分中上乘的品量芯片，最初散拆的一般都是最差的。mac 里的CPU 是没有散拆卖的，固然良多人会说苹果特供芯片就是通俗芯片贴牌，其实准确的说是专门量检过的。

7 CPU 的汗青以及将来开展标的目的

1946年，人类汗青上第一台由电子管构成的电脑 ENIAC [58]，但是你们必定传闻过它占地多么大，需要多么大的电能；现代电路的开展其实是从 1947年 bell 尝试室创造的第一个晶体管起头算起[59]，更准确的说是1960年的场效应管 FET[60]。

场效应管就是第六章里提到的最根本单位，但因为半导体物理其实是复杂，我其实不想多去论述详细运做原理，各人简单记得电路里最根本的工具就那个：所有的FET都有栅极（gate）、漏极（drain）、源极（source）三个端；除了結型場效應管外，所有的FET也有第四端，被称为体（body）、基（base）、块体（bulk）或衬底（substrate）

有了 FET，有了Si芯片，有了光印刷，集成电路突飞猛进开展，摩尔那时候站出来说的摩尔定律就是在那个布景下提出的。

然而到奔驰四[61]后，CPU 的主频上限已经被卡住了。原因是‘现代’集成电路的能效比其实超等低，大要1%，就是说大部门供电城市转化成热量散失掉了，只要1% 的能量酿成了我们运算用的。当我第一次接触各类‘漏电流’的时候，我都对那个世界充满了绝望，what？整个芯片所有处所都在漏，没有不漏的。。。

因为能效比那么低，形成的成果就是CPU 十分的热，为了不让他烧坏，CPU 有十分夸大的散热体例，一个大电扇的风冷，或者液冷（水冷）。若是用液冷给他降温，奔驰四就能超频到 5GHz ；但是底子不经济实惠，所以从此集成电路在逃求更高的能效比。但绝对不是简简单单的逃求能效比，还有诸多考虑的问题。

至于将来的问题，强烈保举阅读 矽说 的那三篇文章，以及相关问题讨论，在此我就不费口舌了：

李一雷：摩尔定律何去何从之一：摩尔定律从哪里来？摩尔定律到极限了吗？李一雷：摩尔定律何去何从之二：More Moore or More Than Moore?李一雷：摩尔定律何去何从之三：Beyond CMOSCPU 的摩尔定律是不是因为 10 纳米的限造已经失效了？10 纳米之后怎么办？

Ok，上面第一部门就是个综述，下面的内容会愈加细节以及深度，注释部门：我觉得大部门范畴相关的答复有一个通病就是他们并没有深切的思虑芯片里的逻辑和它的物理构造之间的关系，也就是一个十分‘浮于外表’的答复，知其然，不知其所以然。

1 为什么 MOSFET 是 逻辑电路的最根本单位，为什么电路最根本的逻辑是‘非’，以及为什么逻辑是“与非’ ‘或非’而不是 ‘ 与’ ‘或‘，我在那篇文章[62]中解释了一部门，就搬运过来了。

metal–oxide–semiconductor field-effect transistor 是最最最根本的构造，按照掺‘杂’差别，分为 PMOS&NMOS，一个PMOS +一个 NMOS 构成了 CMOS[63]，而现代处置器的最根本运算单位就是那个 CMOS，看下图。

电路最根本逻辑构造 CMOS ---‘非门’，非逻辑

若是横过来看：

OK，之前我们是用一个1 P + 一个N构成的一个 CMOS，我们稍加改动，让电路略微复杂一点点，由两个 P两个N ，就会构成 “与非门”，“或非门”，NOR， NAND。下图是逻辑构造，若是你感兴趣，能够看看 N Pmos 的原理，以及为什么它们能构成那两个逻辑。

于是，‘与’逻辑门的构造 就是一个 ‘与非’+ ‘非‘，组合起来得到；同理，‘或’逻辑，就是‘或非’+‘非‘。同理，其它更复杂的逻辑运算都是通过最根本的 CMOS 组合起来得到的，好比：

半加器，half ader全加器，adder，ALU多路选择器，MUX，简单版 CPU

更复杂的构造我就不贴出来了，你感兴趣的话是能够查查相关的材料，但有一件事你要大白，那些复杂的功用，都是由最简单的 CMOS 构成的，而因为构造决定了最根本的逻辑单位是 非。

我说的必定是不全的，那里有一个保举阅读：HTG Explains: How Does a CPU Actually Work?，加了更多的最根本的单位，BUS，Memory，Clock， Stepper 等介绍。

2 把‘电子’ 拆进盒子里的各类贮存单位：register（俗称存放器，L0 cache），cache（SRAM），DRAM（俗称内存）， & Flash Drive （俗称‘闪存’）

那一末节里的所有贮存单位的根本原理都是，用一个容器来贮存电荷，我们规定有足够多的电荷的时候，就为逻辑1，没有足够多的时候，就为逻辑0.

2.0 Computer Memory Hierarchy[64] 那张图老了L3 cache 没有加上，不外不影响次要理解，

上面那张图解释了，和CPU 联系关系的相关贮存单位，CPU 先从 L0 搜索有没有存在那里，没有就去L1 搜，在没有就去L2搜，搜到后就送回运算单位。若是你对那部门有更深的兴趣，原图戳那里：[36]

intel - Skylake

右边 L2 cache ，进来接 L3 cache（意思是所有外面的信息城市在 L2 停留），Front end 和 Memory subsystem 各有一个32KiB的 L1 cache，那些 Buffer就是一些存放器。 回忆之前第一部门的一张图[36]，CPU的构造：

8核 share一个大 L3 cache，所以L3 cache 的感化就是一个CPU内，多核心协同工做。2.1 Dynamic random-access memory，DRAM

存放器懒得讲了，感兴趣本身看维基百科[65]吧，DRAM 在构造上是所有存储单位里最简单的[66]：

红色处所就是我标注的一个memory cell，由一个 NMOS 接电容接地构成

看上面红色标识表记标帜的部门，一个内存的根本单位是 由一个 NMOS 接电容接地构成的；看到那里有电路根底的人必定能看出来，当门极通电时，NMOS导通，若是供电，那么就会对电容停止充电；而电容接地了，电容的电不竭的在散失。能对峙看到那里的人必定晓得 内存是在不竭的‘刷新‘（一般来说，64 ms[66]），来维持电的不变的，所以我们称之为 dynamic-RAM。

当电容里有足够多电荷时，就会有电压；电荷渐渐丧失，那么就会酿成0. （一般不会呈现让它渐渐丧失的情况，都是不竭的刷新给他加新的电进去）

2.2 L123 cache， SRAM[67]

SRAM 保留电压/电荷的体例非常巧妙，用四个三极管来控造‘保留’一个电荷。同样是一个bit， Dram 只需要一个 NMOS+一个电容，而那个SRAM就需要 6 个三极管。昂扬的造做成本，换取的是不变性与速度。而那种 SRAM 只要 CPU 内部才有，外面也不会有，也买不到。

（ok，那为什么如许的构造会更快呢？谜底戳那里[68]）

尺度 6个transistor 构成的 6T SRAMA typical SRAM cell is made up of sixMOSFETs. Eachbitin an SRAM is stored on fourtransistors(M1, M2, M3, M4) that form two cross-coupled inverters.2.3 Flash Drive

2.3.1 flash drive 的定名[69]：

the name "flash" was suggested by Masuokas colleague, Shōji Ariizumi, because the erasure process of the memory contents reminded him of the flash of a camera.

2.3.2 Floating gate

Flash 的最根本单位和之前的 MOS 类似，但是多了一个 floating gate，在电路图中多了一个横线（下图中框框中的mos）来暗示。float gate的目标就是存放电荷（电子）。

NAND Flash单纯拿过来一个放大了看，中间门极和衬底中间多了一个 float gate。

Float gate 里存的是电子，有电压就认为是逻辑1，没有就是逻辑0 。（SLC 形态下）

float gate 和衬底之间只要十分薄薄的一层隔断层（隔离层就是下图中灰色的部门）。每次写入和读取城市对隔断层有损害，积少成多，隔断层就会坏，那时候内存就坏了。

2.3.3 NAND/NOR Flash 都是Toshiba 创造的，但是 Nor 死了（其实仍是有的，但是其实不普及），下图就是原因：

NAND 容量密度更大

2.3.4 2D 到 3D NAND[70][71]（三星称之为 vertical， VNAND）

简单解释一下吧，之前的贮存形式是一层，之后就跟叠积木，建摩天大楼一样盖高层。[72]

建议旁观 Intel 官方介绍视频：英特尔® 3D NAND 手艺若何鞭策存储开展-英特尔® 官网[70]

叠出来效果是如许子的：

Toshiba takes 3D-NAND to 96-layers, 4 bits per cell

目前来说叠到了 intel 660P，64层 3D QLC[73]，三星 970 EVO PLUS，96层 V-MLC[74][75]

2.3.5, SLC --- MLC---TLC----QLC

Micron QLC

以前，一个memory cell 里有电压我们就认为是逻辑1，没电压就认为是逻辑0；科学家们发现如许固然不变，但是不经济实惠。于是我们把统一个memory cell 按照电压程度的差别来确定差别的逻辑程度，MLC 就能有2bit ，TLC 3bit，QLC 4bit 如许。

在此我就不扯到底好欠好了，感兴趣戳那里看知乎讨论[76][77]，归正事实上把：没人跟钱过不去。大部门人（我说的绝大部门人就是那篇文章都看不进去的那些，底子不成能在5年之内把 QLC 写死，谢谢，就算死了，Intel 5年量保。同样的，那篇文章都看不懂的人，一年能几次把 flash 的 cache 给写完，从而把速度掉下去？）来说，又快又廉价就是功德啊。

保举看那篇测评：https://www.youtube.com/watch?v=OffzVc7ZB-o

2.3.6 电子危机‘

若是给爱因斯坦说，我们筹算做一个容器，拆电子，大要就拆几十个吧，爱因斯坦会间接思疑人生的。。。

你是学物理的，晓得电子有小，想把电子拆进一个容易有多么不容易。而目前夸大到，每 100mv 只是由 15个电子 来区分。（实的太不不变了，不外还好，我们照旧能够通过DRAM 的刷新办法来给 Flash 供电，省的存错了）

https://twitter.com/alt_kia/status/1046448638199644160

2.3.7 SATA [78]OR PCIe[79] NVMe [80]，以及 M.2[81](可简单理解为尺寸）

最新几年的CPU及其 chipset，好比 Z370，固然还供给SATA，但几乎能够忽略，PCIe 占据了几乎全数总线（除了DMI）的范式。

2.3.8 保举阅读：

纳米手艺走到尽头？固态硬盘闪存若何跳出即将末结的摩尔定律[82]

3 TDP，主频，以及超频

3.1 TDP [83][84]

Thermal Design Power (TDP) represents the average power, in watts, the processor dissipates when operating at Base Frequency with all cores active under an Intel-defined, high-complexity workload. Refer to Datasheet for thermal solution requirements.

i9-9900K 的TDP=95W，但是官网是不供给详细损耗的，想晓得细节只要前两个办法：1，查datasheet（那个需要问intel 要，并且通俗人看不懂）；2，做测试[85]，发现极限瞬时功率已经到204W ；3，功率计算器，好比 MSI 供给的[86]（TDP）。

而其实如今的芯片都在逃求能耗比，即 更小的功率有更好的效率。

3.2 瞬时超频的Turbo boost [87]

关于通俗用户（非游戏玩家，非专业用户）来说，workload 并非不变的，大部门workload 都长短常平稳（低的），在翻开软件的霎时才大。所以瞬时超频就能十分‘伶俐’的处理那个问题。

3.3 低压处置器

好比超等本上，我们就限制 功率 TDP = 15W 的根底上，CPU 运行速度越快越好！

芯片里的功耗，更大的功耗就是‘漏’掉了，若是你深切研究会发现，几乎所有处所都在漏，没有不漏的，消费工艺/设想工艺里，有很大一部门都在研究若何削减‘漏电‘的情况。不外先抛开怎么削减的漏电，我们先曲不雅的感触感染一下 CPU 的功耗是什么[88]：

P_{dym} = CV^{2}f ，C is capacitance, f is frequency, and V is voltage。

那个公式出格好理解，CPU 的功耗和 电路运行的速度成反比，和电路运行的电压的平方成反比。所以想要削减CPU 的功率，就要想法子降低那三个值。

十分的巧：若是我们把 门做小， 电容 C 会随之变小（电路设想里，怎么造做大 C 是个十分大的问题）； f 我们想连结稳定，削减电压 V 就是更好的法子。那就是你所见到的那些‘超等本’ 用的 “低压处置器“的原因。

若是你还感兴趣，能够继续看那个问题：为什么计算机芯片大都接纳低电压大电流的供电计划？[89]

3.4 为什么低电压就很难高功率，为什么超频需要高电压？

有人告诉你说，调高电压，就能超频，但是没有告诉你为什么；在1.2 章节里提到了，我们希望功率低，但频次高，那么独一可行的法子就是降低 C 以及 降低 V。

你可能会想，V 为什么不克不及降低？加载到门极上的电压低而运行在高频次（不竭的开关）的的时候，CPU 会出错。若是想要‘感性的认识’而不是间接拿过来公式给你展现出来的话就是：‘我们把电压类比成关门的时候用的气力，高电压就仿佛是用力关门，关门会关的很紧，而低电压的时候（门级电压不敷高），关门关不紧，那个时候就会让电子泄露，招致 0/1 紊乱。（当然现实上，门级电压是怎么影响运行速度的不是那么计算的，在那里是为了让人更好理解。）

同样的，我们高电压的时候，CPU 就更不容易出错，就能够在更高的速度上运行。那也就是俗称的‘体量’，我借用一下他人的图[55]来让你更好的理解一下：

横坐标是 CPU 运行的频次，纵坐标是CPU 运行电压，绿色暗示 CPU一般工做，红色暗示 CPU 呈现错误。从图上能够看清晰，为了包管CPU 处于一般工做形态下更高的频次，就需要更高的电压。

所有些人说‘调高电压就会超频’ 是把因果弄反，不是说我们调高了电压 CPU 就会更高的主频，而是说，想维持CPU 一般工做的前提下，更高的主频需要更高的电压。

跋文：

希望能对看到文章的人有所帮忙，若有不懂能够留言即可，我会弥补细节停止解释的。

欢送留言，斧正错误，或者供给相关材料。答主还有好多想要分享给各人的有空必然会更新内容的（optane，PCIe 4.0；Zen2 ）。

谢谢！！！！

参考^可编程逻辑控造器 https://zh.wikipedia.org/wiki/可编程逻辑控造器^GPU https://zh.wikipedia.org/wiki/%E5%9C%96%E5%BD%A2%E8%99%95%E7%90%86%E5%99%A8^声卡 https://zh.wikipedia.org/wiki/%E5%A3%B0%E5%8D%A1^數位訊號處理器 https://zh.wikipedia.org/wiki/數位訊號處理器^单片机 https://zh.wikipedia.org/wiki/单片机^现场可编程逻辑门阵列 https://zh.wikipedia.org/wiki/现场可编程逻辑门阵列^计算机架构 https://zh.wikipedia.org/wiki/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%B3%BB%E7%BB%9F%E7%BB%93%E6%9E%84^指令集架构 https://zh.wikipedia.org/wiki/%E6%8C%87%E4%BB%A4%E9%9B%86%E6%9E%B6%E6%A7%8B^微架构 https://zh.wikipedia.org/wiki/%E5%BE%AE%E6%9E%B6%E6%A7%8B^abApple-designed_processors https://en.wikipedia.org/wiki/Apple-designed_processors^Apple_S3 https://en.wikipedia.org/wiki/Apple_S3^INTEL® CORE™ i9-9900K PROCESSOR https://www.intel.com/content/www/us/en/products/processors/core/i9-processors/i9-9900k.html^i9-9980xe https://www.intel.com/content/www/us/en/products/processors/core/x-series/i9-9980xe.html^/Integrated_circuit_packaging https://en.wikipedia.org/wiki/Integrated_circuit_packaging^Dual_in-line_package https://en.wikipedia.org/wiki/Dual_in-line_package^Through-hole_technology https://en.wikipedia.org/wiki/Through-hole_technology^lga-1151 https://en.wikichip.org/wiki/intel/packages/lga-1151^System_on_a_chip https://en.wikipedia.org/wiki/System_on_a_chip^Package_on_package https://en.wikipedia.org/wiki/Package_on_package^高难度iPhone X双层封拆主板，现有简单高效的维修计划 https://zhuanlan.zhihu.com/p/42923962^System_in_package https://en.wikipedia.org/wiki/System_in_package^pple+Watch+Series+4 https://zh.ifixit.com/Guide/Apple+Watch+Series+4++拆解/113044^z390 https://www.intel.cn/content/www/cn/zh/products/chipsets/desktop-chipsets/z390.html^thunderbolt-technology-brief https://www.intel.com/content/dam/doc/technology-brief/thunderbolt-technology-brief.pdf^全新MacbookPro的4个Thunderbolt3接口是共享40Gps带宽仍是40Gps独立带宽？ https://www.zhihu.com/question/52203896^分不清ARM和X86架构，别跟我说你懂CPU！ https://zhuanlan.zhihu.com/p/21266987^精简指令集和复杂指令集的区别 https://blog.csdn.net/kai8wei/article/details/51030569^请问 X86 与 ARM 的功耗控造有什么区别？ https://www.zhihu.com/question/267873770^X86 CPU相对ARM来说愈加费电吗？ https://zhuanlan.zhihu.com/p/54108883^X86和ARM架构的处置器能效差别为什么会那么大？ https://www.zhihu.com/question/20148756/answer/16648522^将来是属于 ARM 为代表的精简指令集仍是 x86 为代表的复杂指令集？ https://www.zhihu.com/question/20783321/answer/16167505^fsd_chip https://en.wikichip.org/wiki/tesla_(car_company)/fsd_chip^cortex-a72 https://en.wikichip.org/wiki/arm_holdings/microarchitectures/cortex-a72^coffee_lake https://en.wikichip.org/wiki/intel/microarchitectures/coffee_lake#Die^i9-9900k https://www.intel.com/content/www/us/en/products/processors/core/i9-processors/i9-9900k.html^abccoffee_lake https://en.wikichip.org/wiki/intel/microarchitectures/coffee_lake#Die^apple-a12-bionic https://www.engadget.com/2018/09/12/apple-a12-bionic-7-nanometer-chip/^Apple_A12X https://en.wikipedia.org/wiki/Apple_A12X^abA12X Bionic https://en.wikichip.org/wiki/apple/ax/a12x^fsd_chip https://en.wikichip.org/wiki/tesla_(car_company)/fsd_chip^Intel 22nm 3D-Tri-Gate-Transistoren https://www.youtube.com/watch?v=v2gDMj42sIM^先辈工艺22nm FDSOI和FinFET简介 https://zhuanlan.zhihu.com/p/54292579^WikiChip——Moore‘s Law https://en.wikichip.org/wiki/WikiChip^7nm, 5nm, 3nm: The new materials and transistors that will take us to the limits of Moore’s law https://www.extremetech.com/computing/162376-7nm-5nm-3nm-the-new-materials-and-transistors-that-will-take-us-to-the-limits-of-moores-law^7_nanometer https://en.wikipedia.org/wiki/7_nanometer^10_nm_lithography_process https://en.wikichip.org/wiki/10_nm_lithography_process^A Look at Intel’s 10nm Std Cell as TechInsights Reports on the i3-8121U, finds Ruthenium https://fuse.wikichip.org/news/1371/a-look-at-intels-10nm-std-cell-as-techinsights-reports-on-the-i3-8121u-finds-ruthenium/^CMOS https://en.wikipedia.org/wiki/CMOS^什么是光刻手艺，为什么对芯片造造至关重要？ https://www.zhihu.com/question/327660899/answer/703996262^世界首台分辩力更高紫外超分辩光刻配备颁布发表研造胜利意味着什么？对国内芯片行业有何影响？ https://www.zhihu.com/question/304075151/answer/542280916^芯片财产中的光刻机是怎么雕琢出远远小于本身波长的线宽的？ https://www.zhihu.com/question/274399745/answer/376283009^Czochralski process https://en.wikipedia.org/wiki/Czochralski_process^wafer sizes https://en.wikipedia.org/wiki/Wafer_(electronics)^Process_variation https://en.wikipedia.org/wiki/Process_variation_(semiconductor)^ab同型号同款 CPU 为什么会有「体量」之分？ https://www.zhihu.com/question/24622588^越靠近晶圆圆心，切割出来的 CPU 体量（量量）更好吗？ https://www.zhihu.com/question/57046428^Semiconductor devices face many hazards before and after manufacturing that can cause them to fail prematurely. https://semiengineering.com/why-chips-die/^ENIAC https://zh.wikipedia.org/wiki/電子數值積分計算機^晶体管 https://zh.wikipedia.org/wiki/晶体管^场效应管 https://zh.wikipedia.org/wiki/场效应管^List_of_CPU_power_dissipation_figures https://en.wikipedia.org/wiki/List_of_CPU_power_dissipation_figures^非门，与非门，或非门 https://zhuanlan.zhihu.com/p/34974464^CMOS https://en.wikipedia.org/wiki/CMOS^Memory_hierarchy https://en.wikipedia.org/wiki/Memory_hierarchy^Shift register https://en.wikipedia.org/wiki/Shift_register^abDynamic_random-access_memory https://en.wikipedia.org/wiki/Dynamic_random-access_memory^Static_random-access_memory https://en.wikipedia.org/wiki/Static_random-access_memory^Reading https://en.wikipedia.org/wiki/Static_random-access_memory#Reading^Flash_memory https://en.wikipedia.org/wiki/Flash_memory^ab3d-nand-technology https://www.intel.cn/content/www/cn/zh/architecture-and-technology/3d-nand-technology.html^你实的懂3D NAND闪存？ | 半导体行业察看 https://zhuanlan.zhihu.com/p/48579501^Overview NVMe drive Intel SSD 660p: is it appropriate to QLC-memory SSDS to PCI Express? https://enuze.com/overview-nvme-drive-intel-ssd-660p-is-it-appropriate-to-qlc-memory-ssds-to-pci-express/^660p https://www.intel.com/content/www/us/en/products/memory-storage/solid-state-drives/consumer-ssds/6-series/ssd-660p-series.html^970evoplus https://www.samsung.com/semiconductor/minisite/ssd/product/consumer/970evoplus/^ Read more: https://www.tweaktown.com/reviews/8875/samsung-970-evo-plus-ssd-review-96-layer-refresh/index.html https://www.tweaktown.com/reviews/8875/samsung-970-evo-plus-ssd-review-96-layer-refresh/index.html^固态硬盘颗粒：SLC/MLC/TLC有什么区别 https://www.zhihu.com/question/39495513^若何评价三星首款 QLC 闪存 SSD 860 QVO ？ https://www.zhihu.com/question/303271772^SATA https://zh.wikipedia.org/wiki/SATA^PCI_Express https://zh.wikipedia.org/wiki/PCI_Express^NVM_Express https://zh.wikipedia.org/wiki/NVM_Express^M.2 https://zh.wikipedia.org/wiki/M.2^纳米手艺走到尽头？固态硬盘闪存若何跳出即将末结的摩尔定律  http://www.sohu.com/a/311471171_615464^TDP、TBP、SDP和ACP的区别是什么？ https://www.zhihu.com/question/67429706/answer/252708550^TDP是CPU的功耗吗？TDP是固定稳定的吗？ https://zhuanlan.zhihu.com/p/51145563^Intel Core i9-9900K 9th Gen CPU Review: Fastest Gaming Processor Ever https://www.tomshardware.com/reviews/intel-core-i9-9900k-9th-gen-cpu,5847-11.html^power-supply-calculato https://us.msi.com/power-supply-calculator/^turbo_boost_technology https://en.wikichip.org/wiki/intel/turbo_boost_technology^CPU_power_dissipation https://en.wikipedia.org/wiki/CPU_power_dissipation^为什么计算机芯片大都接纳低电压大电流的供电计划 https://www.zhihu.com/question/303037255/answer/558630384