IEPE传感器高速信号摘集卡/模仿量同步收集摘集rj45/电机振动

关于高速的定义，至少要100Msps以上的，那种高速摘集多用在军工、航天、天文范畴，通信如今用的也越来越多了（好比华为5G相关的项目，已经用到了3Gsps的ADC）。

当然有一些视频相关的范畴也会用到高速摘集。

关于摘集那块的进门，说实话挺难的，因为成本其实是太高，凡是高速的ADC价格都在千刀($美圆)以上，利用的FPGA凡是也需要较大的规模也要几千刀，要做一块多通道的高速摘集板成本十几万人民币很一般的。

其次是手艺难度，高速摘集那块最难的是在硬件那块，时钟链路，电源量量，各类骚乱的屏障掌握，电磁兼容性阐发，信号完全性阐发，要包管那一系列环节都不出错才气做出一套能够一般工做的板子，以PCB layout为例，凡是要借助良多东西和仿实软件搀扶帮助布线息争决骚乱电磁兼容性问题。

那个没有几年的体味是不成能胜任的。

展开全文

除了硬件之外，高速摘集和FPGA密不成分，凡是高速摘集都需要用到高速信号处置。

和高速摘集相关的需要领会FPGA IO的构造，接口时序调整（offset约束，iodelay调整）。

和高速信号处置相关的那块有各类常用的算法，滤波器，多速度信号处置，FFT，信道化等，FPGA资本时序优化等，那些和理论贴的比力近的能够往进修进门（当然没有实刀实枪的体味仍是纷歧样的）。

关于高速摘集那块，还有一些根本的理论常识，好比ADC的核心目标（SINAD,ENOB等），电源问题，此外高速摘集大都都需要多通道同步摘集，同步那块包罗（板内同步，板间同步，长途同步等）都是能够研究的。

最初和硬件相关的就是信号完全性和电磁兼容性方面的问题，也是有比力多内容的。